SpiNAPSE

Dieses Projekt untersucht durchgängige Arbeitsabläufe zur Modellierung, zum Training und zur Ausführung von gepulsten neuronalen Netzen (engl. Spiking Neural Networks, kurz SNNs) auf FPGA-basierten PSoCs (programmierbare System-on-a-Chip-Lösungen, die unter anderem programmierbare Logik, d. h. ein eingebettetes FPGA, enthalten) für energieeffiziente Edge-KI mit geringer Latenz. Es befasst sich mit zentralen Herausforderungen wie unausgereiften Ansätzen zum Training und zur Datenkonvertierung, fragmentierten Werkzeugketten, fehlenden Benchmarks und Einschränkungen bei der Abbildung auf Hardware durch die Entwicklung einer modularen SNN-Software-Pipeline, den Entwurf skalierbarer FPGA-Beschleuniger und der Entwicklung eines prototypischen Demonstrators. Zu den erwarteten Ergebnissen gehören ein automatisierter Entwurfsfluss vom Modell zum Bitstrom, die Bewertung von Geschwindigkeit und Energieeffizienz im Vergleich zu etablierten Referenzwerten sowie die Angabe von Entwurfsrichtlinien zur Entwicklung hardwarebeschleunigter SNNs.

In Kooperation mit dem Schaeffler Hub for Advanced Research an der Friedrich-Alexander-Universität Erlangen-Nürnberg (SHARE an der FAU) ist das ultimative Ziel dieses durch Schaeffler geförderten Projekts, die Modellierung und das Training von SNNs sowie den entsprechenden Entwurf digitaler Hardware-Beschleuniger für SNNs voranzutreiben, um schnelle, genaue und energieeffiziente Berechnungen für die nächste Generation von Edge-KI-Anwendungen zu ermöglichen und gleichzeitig deren Potenzial und Anwendbarkeit zu erforschen, insbesondere in Bereichen der industriellen Automatisierung, der Elektromobilität und der Robotik.