Seiteninterne Suche

Lehre

Electronic System Level Design

Dozenten:

F. Hannig, S. Wildermann

Modulbeschreibung:

Hauptseminar: Electronic System Level Design

Umfang/Stunden:

2 SWS

Ort und Zeit:

Nach Vereinbarung

Anmeldung:

per Email an Frank Hannig

Vorbesprechungstermin:

04.05.2017, 16:00 Uhr
02.133-128, Lehrstuhl für Informatik 12

Inhalt

Ein wachsender Markt für Consumer-Elektronik, aber auch die medizinische Bildverarbeitung, sind die treibenden Kräfte, energie- und leistungseffiziente Hardwarelösungen zu finden, die einen hohen Grad an Parallelverarbeitung aufweisen. Damit hat sich über die letzten Jahrzehnte der Entwurf digitaler Schaltungen weg von der Gatter-Ebene hin zur Register-Transfer-Ebene mit Hardware-Beschreibungssprachen wie VHDL oder Verilog verlagert.
Da sich die Strukturen auf modernen ICs immer mehr verkleinern, werden immer komplexere Systeme auf solch einem Chip integriert. Um diese Art von Systemen innerhalb kurzer Entwicklungszyklen erfolgreich entwerfen und testen zu können hält der Trend hin zu höheren Abstraktionsebenen weiterhin an. Dies bedeutet dass die Algorithmen und nicht deren Implementierung (RTL) beschrieben werden.
Aus diesem Grunde ist auch ESL (Electronic System Level Design) ein aktuelles Schlagwort in der Industrie rund um Eingebettete Systeme. Die grosse Herausforderung von ESL ist die Synthese (paralleler) Hardware-Architekturen aus einer Algorithmenbeschreibung, z.B. in den Sprachen Matlab, C, C++ oder SystemC. Das Seminar wird unter anderem folgende Aspekte abdecken:

  • Programmier- und Beschreibungssprachen
  • Eingebettete Systeme und Architekturen
  • SoC (System on Chip) Design
  • Compiler und Codeerzeugung
  • Logiksynthese

Das erworbene Wissen soll an Beispielen der digitalen Signal- und Bildverarbeitung praktisch angewendet werden.

Zusätzliche Informationen

  • Scheinvergabe auf Vortrag, Ausarbeitung und regelmässige, aktive Teilnahme.
  • Anrechenbare Stundenzahl: 2 SWS
  • Maximale Teilnehmerzahl: 12