Ziel dieses Transferprojekts ist die Analyse von massiv parallelen Beschleunigerarchitekturen, insbesondere von eng gekoppelten Prozessorfeldern (sog. TCPAs) und deren Integration in eine hochmoderne kommerzielle Mikrocontroller-Architektur, wie Infineons AURIX oder ARMs Cortex-A-Prozessorserie. Konkrete Forschungsfragen, die im gemeinsamen Interesse beider Projektpartner bearbeitet werden sollen, umfassen die Untersuchung von geeigneten Kopplungstechniken unter Berücksichtigung der unterschiedlichen Rechenleistungen und Bandbreiten beider Subsysteme. Insbesondere sollen hier neue Cache-basierte Kopplungstechniken untersucht und das integrierte System prototypisiert und bezüglich folgender Eigenschaften anhand ausgewählter Anwendungen aus dem Bereich von Fahrerassistenzsystemen evaluiert werden: Energieeffizienz, Flächenkosten und Vorhersagbarkeit des zeitlichen Verhaltens sowie von Ablauf- und Ausfallsicherheit.