Approximate Computing on FPGAs
ACoF
Approximate Computing nutzt die Erkenntnis, dass viele Anwendungen des täglichen Lebens Ungenauigkeiten in Berechnungen zu einem gewissen Grad tolerieren, um dadurch Kosten und Leistungsverbrauch zu senken oder Performanzeigenschaften zu steigern. Dazu gehören z.B. die Gebiete Computer Vision, Maschinelles Lernen, Multimedia, Big Data und Gaming. Gerade in diesen Bereichen sind approximierte Berechnungen oft völlig ausreichend aufgrund von Einschränkungen der menschlichen Wahrnehmung, Redundanz oder Rauschen in Eingangsdaten. In diesem Projekt sollen neue Techniken für den Entwurf und die Optimierung von Funktionen approximierende Schaltnetze für FPGAs (engl. field-programmable gate arrays) untersucht werden. Diese Bausteine vereinigen die Vorteile der Geschwindigkeit von Hardware-Implementierungen mit der Programmierbarkeit von Software und werden in vielen Produkten des alltäglichen Lebens und sogar Cloud-Servern eingesetzt. Das Ziel unserer Forschung ist die Untersuchung a) neuer Methoden der approximierten Berechnung von Funktionen unter Ausnutzung FPGA-spezifischer Artefakte, insbesondere sog. DSP-Blöcke und BRAMs, b) neuer Fehlermetriken und von Berechnungsvorschriften für die Propagation von Fehlern durch Schaltnetze arithmetischer Module. Weiterhin sollen c) neue FPGA-spezifische Optimierungstechniken zur Entwurfsraumexploration und zur Synthese approximierender Schaltnetze für Schaltfunktionen mit mehreren Ausgängen erforscht sowie d) Hochsprachen zur Modellierung der Fehlerfortpflanzung sowie zur Synthese von approximierten Schaltkreisen in Verilog oder VHDL untersucht werden.
Publikationen
- Keszöcze O.:
BDD-based Error Metric Analysis, Computation and Optimization
In: IEEE Access 10 (2022), S. 14013 - 14028
ISSN: 2169-3536
DOI: 10.1109/ACCESS.2022.3140557
URL: https://ieeexplore.ieee.org/abstract/document/9669272
BibTeX: Download - Keszöcze O., Kießling M.:
Approximate Computing Extensions for the Clash HDL Compiler
Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (virtuelle Konferenz, 18. März 2021 - 19. März 2021)
BibTeX: Download - Echavarria Gutiérrez JA., Wildermann S., Keszöcze O., Khosravi F., Becher A., Teich J.:
Design and Error Analysis of Accuracy-configurable Sequential Multipliers via Segmented Carry Chains
In: it - Information Technology (2022)
ISSN: 1611-2776
DOI: 10.1515/itit-2021-0040
BibTeX: Download - Schuster A., Heidorn C., Brand M., Keszöcze O., Teich J.:
Design Space Exploration of Time, Energy, and Error Rate Trade-offs for CNNs using Accuracy-Programmable Instruction Set Processors
2nd International Workshop on IoT, Edge, and Mobile for Embedded Machine Learning (ITEM) (Virtual Event, 13. September 2021 - 17. September 2021)
In: Springer, Cham (Hrsg.): Joint European Conference on Machine Learning and Principles and Practice of Knowledge Discovery in Databases (ECML PKDD 2021), Switzerland: 2021
DOI: 10.1007/978-3-030-93736-2_29
BibTeX: Download - Echavarria Gutiérrez JA., Keszöcze O., Teich J.:
Probability-based DSE of Approximated LUT-based FPGA Designs
15th IEEE Dallas Circuits and Systems Conference (Dallas, 17. Juni 2022 - 19. Juni 2022)
DOI: 10.1109/dcas53974.2022.9845591
BibTeX: Download