ReCoNodes
Optimierungsmethodik zur Steuerung hardwarekonfigurierbarer Knoten
In diesem Projekt wird der bislang nur unzulänglich automatisierte Zugang zu rekonfigurierbaren Schaltungen, insbesondere FPGA-basierten Architekturen, erschlossen durch Bereitstellung von Modellen und Optimierungsmethoden im Zusammenhang mit der dynamischen Hardwarerekonfiguration. Diese Modelle und Methoden sollen schließlich in einer Art Betriebssystem für Hardwarefunktionen resultieren, das die Verwaltung der Ressourcen zur Laufzeit übernimmt. Konkreter Gegenstand unserer Untersuchungen sind Strategien und Methoden der mathematischen Optimierung für die optimale Steuerung und Nutzung neuester und künftiger Generationen von rekonfigurierbarer Hardware. Solche rekonfigurierbaren Chips werden bereits in verschiedensten technischen Zusammenhängen genutzt. Aufgrund praktischer Hindernisse (vor allem durch den hohen Rekonfigurationsaufwand) und theoretisch noch nicht voll entwickelter Methoden konnte das Potential rekonfigurierbarer Hardware bislang nur zu einem kleinen Teil verwirklicht werden. Wir haben mittlerweile gezeigt, dass die meisten dieser Schwierigkeiten bereits mit bestehender Technologie zu einem guten Teil überwunden werden können. Davon erwarten wir auch neue Impulse für Entwicklung und Einsatz neuer Chipgenerationen.
Modellierung: Die Anforderung von Ressourcen sowie die rekonfigurierbaren Ressourcen und Chips selbst müssen geeignet modelliert werden. Während bei Betriebssystemen für Mikroprozessoren die wichtigsten Einflussgrößen weitgehend bekannt sind, sind viele Eigenschaften im Bereich der Hardwareanforderungen alles andere als klar, etwa die Anzahl und Form angeforderter Ressourcen, die Ausführungszeit oder der erforderliche Rekonfigurationsaufwand. Dennoch reden wir hier in Analogie zum Task-Begriff in der Softwarewelt konsequent von Hardwaretasks bzw. Hardwareprozessen, um Anforderungen zu bezeichnen. Allerdings erweist es sich als zweckmäßig, zwischen Tasks und Modulen zu unterscheiden. Dabei stellt ein Modul eine Hardwarekonfiguration dar, auf der gewisse Tasks ausgeführt werden können; wie wir noch näher erläutern werden, machen es relativ hohe Rekonfigurationszeiten, aber u. U. relativ kurze Taskzeiten möglich und wünschenswert, bestehende Module auch nach Ende einer Task für mögliche weitere Tasks ohne zusätzlichen Rekonfigurationsaufwand bereit zu halten. Dies illustriert bereits, dass die vorhandenen Ressourcen der Hardware geeignet modelliert werden müssen. Eigenschaften, wie die Unterbrechbarkeit von Hardwaretasks, Rekonfigurationsaufwand, Kommunikationsmodelle etc., werden geeignet formalisiert.
Optimierung: Basierend auf den obigen mathematischen Modellen geht es bei der Optimierung darum, die vorhandenen Ressourcen effizient zu verwalten. In der Welt von Softwarebetriebssystemen sind hier die zentralen Probleme der Allokation von Ressourcen sowie der zeitlichen Zuteilung von Ressourcen unter dem Begriff der Ablaufplanung, engl. Scheduling, bekannt. Prinzipiell gilt dies auch für die Ressourcen auf einem rekonfigurierbaren Chip. Die Frage stellt sich nur, welche Optimierungsalgorithmen und welche Optimierungsziele im Rahmen der dynamischen Hardwarerekonfiguration zu verfolgen sind. Hier sollen drei unterschiedliche Szenarien untersucht werden: Das erste Szenario betrifft die optimale Allokation und Ablaufplanung einer statisch gegebenen Menge von Hardwaretasks zur Entwurfszeit. Die beiden anderen Szenarien gehen von unbekannten zeitlichen Anforderungen aus, wobei das erste von sich schnell ändernden Anfragen ausgeht, während das zweite eher den Fall betrachten soll, bei konstanter Last die Auslastung der Ressourcen zu optimieren.
Implementierung: Die obigen Verfahren werden im Kontext realer Hardware untersucht. Dazu wurde eine FPGA-Plattform, genannt Erlangen Slot Machine (ESM), entwickelt und gefertigt, auf der die verschiedenen Online-, Offline- und Caching- Algorithmen zur Allokation und Ablaufplanung auf einer speziellen CPU laufen, der ein kommerzielles FPGA ansteuert. Die ESM kann als einer der ersten voll partiell und dynamisch rekonfigurierbaren Computer auf FPGA-Basis weltweit aufgefasst werden. Bezüglich der partiellen dynamischen Rekonfiguration bietet die ESM eine bisher unerreichte Flexibilität. Diese Plattform und die Implementierung der Algorithmen werden als Beweis und Verifikation der Modellannahmen und des Rekonfigurationsoverheads dienen.
ESM-Architektur: ”Herz“ der ESM-Architektur ist ein großer relativ homogener FPGA. Um die I/O-Pin-Problematik zu lösen, müssen I/O-Pins flexibel zu den entsprechenden Peripherieeinheiten verdrahtet werden. Unsere Lösung ist eine Crossbar-Architektur außerhalb des FPGAs, mit der die I/O-Pins in Abhängigkeit von der Modulplatzierung korrekt mit Signalen der Peripherie verschaltet werden. Zahlreiche Applikationen, insbesondere im Bereich der Bildverarbeitung, benötigen mehr Speicher als auf heutigen FPGAs zur Verfügung steht. Deshalb wird dem FPGA auf der Plattform ausreichend viel Speicher zur Seite gestellt. Um Algorithmen zur Modulplatzierung erproben zu können, wurde für die Plattform ein Betriebssystem entworfen. Dies läuft auf einem externen Prozessor. Dieser Prozessor (PowerPC) dient als ”Gehirn“ der ESM-Architektur. über ihn laufen Anwendungen sowie die Optimierungsalgorithmen zum Scheduling und zur Platzierung der Module. Weitere Aufgabe des Prozessors ist die Steuerung des Crossbars. Nach erfolgter Platzierung eines neuen Moduls wird bei Bedarf eine Verbindung zu den Peripheriebausteinen geschaffen bzw. umgeroutet. Zwischen dem Prozessor und dem Haupt-FPGA befindet sich der sog. Rekonfigurationsmanager, ebenfalls realisiert durch einen FPGA. Seine Funktionen beinhalten das Speichern, Laden und Relokieren von Modul-Konfigurationen auf dem Haupt-FPGA. Sobald der Rekonfigurationsmanager vom Prozessor aufgefordert wird, die Konfiguration eines bestimmten Moduls zu laden, wird diese ”on the fly“ für den gewünschten Bereich angepasst bzw. relokiert.
Anwendung: Schließlich werden die implementierten Algorithmen auf der eben beschriebenen Plattform getestet. Als Anwendungen betrachten wir erstens Anforderungen, die im Zusammenhang mit der Einbettung rekonfigurierbarer Knoten in verteilten Steuerungssystemen entstehen, sog. ReCoNets. Als Anwendungsszenario untersuchen wir die Anforderungen an ReCoNodes, für die in einem Netzwerk neue Hardwaretasks generiert werden. Dies ist realistisch beispielsweise im Bereich der Automobilinnenraumelektronik, für den am Lehrstuhl bereits Vorarbeiten geleistet wurden. In dem zweiten Anwendungsbereich untersuchen wir die adaptive Videoverarbeitung, die in der Lage ist, während der Verarbeitung von Videobildern die Filter durch Rekonfiguration auszutauschen. Hierbei liegt der Vorteil in dem unterbrechungsfreien Wechsel auf den optimalen Filter, wobei der Zeitpunkt der Anpassung adaptiv von der Anwendung selbst entschieden wird.
Publikationen
- Platzner M., Teich J., Wehn N.:
Dynamically Reconfigurable Systems - Architectures, Design Methods and Applications
Heidelberg: Springer, 2010
ISBN: 978-90-481-3484-7
DOI: 10.1007/978-90-481-3485-4
BibTeX: Download - Ahmadinia A., Angermeier J., Fekete SP., Kamphans T., Koch D., Majer M., Schweer N., Teich J., Tessars C., Van Der Veen JC.:
ReCoNodes-optimization methods for module scheduling and placement on reconfigurable hardware devices
Springer Netherlands, 2010
ISBN: 9789048134847
DOI: 10.1007/978-90-481-3485-4_10
BibTeX: Download - Angermeier J., Bobda C., Majer M., Teich J.:
Erlangen slot machine: An FPGA-based dynamically reconfigurable computing platform
Springer Netherlands, 2010
ISBN: 9789048134847
DOI: 10.1007/978-90-481-3485-4_3
BibTeX: Download - Koch D., Beckhoff C., Teich J.:
A Communication Architecture for Complex Runtime Reconfigurable Systems and its Implementation on Spartan-3 FPGAs
17th ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA'09) (Monterey, California)
In: Proc. 17th ACM/SIGDA International Symposium on Field-Programmable Gate Arrays 2009
BibTeX: Download - Sim JE., Wong WF., Teich J.:
Optimal Placement-aware Trace-based Scheduling of Hardware Reconfigurations for FPGA Accelerators
17th IEEE Symposium on Field Programmable Custom Computing Machines (FCCM'09) (Napa, CA, 5. April 2009 - 7. April 2009)
In: Proc. 17th IEEE Symposium on Field Programmable Custom Computing Machines 2009
DOI: 10.1109/FCCM.2009.49
BibTeX: Download - Koch D., Beckhoff C., Teich J.:
Minimizing Internal Fragmentation by Fine-grained Two-dimensional Module Placement for Runtime Reconfigurable Systems
17th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM'09) (Napa, CA, 5. April 2009 - 7. April 2009)
In: Proc. 17th Annual IEEE Symposium on Field-Programmable Custom Computing Machines 2009
DOI: 10.1109/FCCM.2009.40
BibTeX: Download - Teich J., Beckhoff C., Koch D.:
Hardware decompression techniques for FPGA-based embedded systems
In: ACM Transactions on Reconfigurable Technology and Systems 2 (2009), Art.Nr.: 9
ISSN: 1936-7406
DOI: 10.1145/1534916.1534919
BibTeX: Download - Schmid M., Ziener D., Teich J.:
Netlist-Level IP Protection by Watermarking for LUT-Based FPGAs
IEEE International Conference on Field-Programmable Technology (FPT ) (Taipei, 7. Dezember 2008 - 10. Dezember 2008)
In: Proceedings of IEEE International Conference on Field-Programmable Technology, New York: 2008
DOI: 10.1109/FPT.2008.4762385
BibTeX: Download - Ahmadinia Ali, Fekete Sándor, Göhringer Diana, Majer Mateusz, Teich Jürgen, van der Veen Jan:
Offline and Online Aspects of Defragmenting the Module Layout of a Partially Reconfigurable Device
In: IEEE Transactions on Very Large Scale Integration (Vlsi) Systems 16 (2008), S. 1210-1219
ISSN: 1063-8210
BibTeX: Download - Angermeier J., Claus C., Stechele W., Teich J.:
A comparison of embedded reconfigurable video-processing architectures
International Conference on Field-Programmable Logic and Applications (FPL 08) (Heidelberg, 8. September 2008 - 10. September 2008)
In: Proceedings of International Conference on Field-Programmable Logic and Applications, New York: 2008
DOI: 10.1109/FPL.2008.4630015
URL: http://www.kip.uni-heidelberg.de/fpl08/titel/index.php
BibTeX: Download - Fekete SP., Kamphans T., Schweer N., Tessars C., Van Der Veen JC., Angermeier J., Koch D., Teich J.:
No-Break Dynamic Defragmentation of Reconfigurable Devices
International Conference on Field-Programmable Logic and Applications (FPL 08) (Heidelberg, 8. September 2008 - 10. September 2008)
In: Proceedings of International Conference on Field-Programmable Logic and Applications, New York: 2008
DOI: 10.1109/FPL.2008.4629917
BibTeX: Download - Beckhoff C., Koch D., Teich J.:
ReCoBus-Builder - A Novel Tool and Technique to Build Statically and Dynamically Reconfigurable Systems for FPGAs
International Conference on Field-Programmable Logic and Applications (FPL 08) (Heidelberg, 8. September 2008 - 10. September 2008)
In: Proceedings of International Conference on Field-Programmable Logic and Applications, New York: 2008
DOI: 10.1109/FPL.2008.4629918
BibTeX: Download - Haubelt C., Koch D., Teich J.:
Efficient reconfigurable on-chip buses for fpgas
16th IEEE Symposium on Field-Programmable Custom Computing Machines, FCCM'08 (Palo Alto, California)
In: Proceedings 16th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM 2008) 2008
DOI: 10.1109/FCCM.2008.33
BibTeX: Download - Angermeier J., Teich J.:
Heuristics for Scheduling Reconfigurable Devices with Consideration of Reconfiguration Overheads
15th Reconfigurable Architectures Workshop (RAW 2008) (Miami, Florida, 14. April 2008 - 18. April 2008)
In: Proceedings 15th Reconfigurable Architectures Workshop, New York: 2008
DOI: 10.1109/IPDPS.2008.4536540
BibTeX: Download - Angermeier J., Batzer U., Claus C., Majer M., Stechele W., Teich J.:
Reconfigurable HW/SW Architecture of a Reconfigurable HW/SW Architecture of a Real-Time Driver Assistance System
Fourth International Workshop on Applied Reconfigurable Computing (ARC) (London)
In: Proceedings of the Fourth International Workshop on Applied Reconfigurable Computing, Berlin Heidelberg: 2008
BibTeX: Download - Teich J.:
Reconfigurable Computing Systems
In: it - Information Technology 49 (2007), S. 139-142
ISSN: 1611-2776
BibTeX: Download - Angermeier J., Fekete SP., Göhringer D., Majer M., Teich J., Van Der Veen JC.:
Scheduling and communication-aware mapping of HW-SW modules for dynamically and partially reconfigurable SoC architectures
ARCS '07 - 20th International Conference on Architecture of Computing Systems (Zurich)
In: Proc. of the 20th International Conference on Architecture of Computing Systems, Berlin: 2007
BibTeX: Download - Bobda C., Majer M., Teich J., Ahmadinia A.:
The Erlangen Slot Machine: A Dynamically Reconfigurable FPGA-Based Computer
In: Journal of VLSI Signal Processing Systems for Signal, Image, and Video Technology 47 (2007), S. 15-31
ISSN: 1387-5485
BibTeX: Download - Bergmann N., Platzner M., Teich J.:
Dynamically Reconfigurable Architectures
In: EURASIP Journal on Embedded Systems 2007 (2007), S. Article ID 28405, 2 pages
ISSN: 1687-3955
BibTeX: Download - Ahmadinia A., Bobda C., Fekete SP., Teich J., Van Der Veen JC.:
Optimal free-space management and routing-conscious dynamic placement for reconfigurable devices
In: IEEE Transactions on Computers 56 (2007), S. 673-680
ISSN: 0018-9340
DOI: 10.1109/TC.2007.1028
BibTeX: Download - Angermeier J., Göhringer D., Majer M., Teich J., Fekete SP., Van Der Veen JC.:
The Erlangen Slot Machine: A Platform for Interdisciplinary Research in Reconfigurable Computing
In: it - Information Technology 49 (2007), S. 143-148
ISSN: 1611-2776
BibTeX: Download - Ziener D., Teich J.:
FPGA Core Watermarking Based on Power Signature Analysis
IEEE International Conference on Field-Programmable Technology (FPT ) (Bangkok, 13. Dezember 2006 - 15. Dezember 2006)
In: Proceedings of IEEE International Conference on Field-Programmable Technology 2006
DOI: 10.1109/FPT.2006.270313
BibTeX: Download - Majer M.:
An FPGA-Based Dynamically Reconfigurable Platform: from Concept to Realization
16th International Conference on Field Programmable Logic and Applications (Madrid, 28. August 2006 - 30. August 2006)
In: Proceedings of 16th International Conference on Field Programmable Logic and Applications 2006
DOI: 10.1109/FPL.2006.311364
BibTeX: Download - Ziener D., Aßmus Stefan AS., Teich J.:
Identifying FPGA IP-Cores based on Lookup Table Content Analysis
16th International Conference on Field Programmable Logic and Applications (Madrid, 28. August 2006 - 30. August 2006)
In: Proceedings of 16th International Conference on Field Programmable Logic and Applications 2006
DOI: 10.1109/FPL.2006.311255
BibTeX: Download - Fekete SP., Van Der Veen JC., Majer M., Teich J.:
Minimizing communication cost for reconfigurable slot modules
16th International Conference on Field Programmable Logic and Applications (FPL06) (Madrid, 28. August 2006 - 30. August 2006)
In: Proceedings of 16th International Conference on Field Programmable Logic and Applications 2006
DOI: 10.1109/FPL.2006.311263
BibTeX: Download - Teich J., Fekete SP., Köhler E.:
Higher-dimensional packing with order constraints
In: SIAM Journal on Discrete Mathematics (2006), S. 1056-1078
ISSN: 0895-4801
BibTeX: Download - Göhringer D., Majer M., Teich J.:
Bridging the Gap between Relocation and Available Technology: The Erlangen Slot Machine
Dynamically Reconfigurable Architectures (Dagstuhl)
In: Proceedings of the Dagstuhl Seminar Nº 06141 on Dynamically Reconfigurable Architectures, Dagstuhl, Germany: 2006
URL: http://drops.dagstuhl.de/opus/volltexte/2006/736
BibTeX: Download - Koch D., Teich J., Körber M.:
Searching RC5-Keys with Distributed Reconfigurable Computing
International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA ) (Las Vegas, 26. Juni 2006 - 29. Juni 2006)
In: Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms, USA: 2006
BibTeX: Download - Ahmadinia A., Bobda C., Teich J.:
Online Placement for Dynamically Reconfigurable Devices
In: EURASIP Journal on Embedded Systems 1 (2006), S. 165-178
ISSN: 1687-3955
BibTeX: Download - Becker J., Teich J., Athanas P., Brebner G. (Hrsg.):
Dynamically Reconfigurable Architectures
2006
(Proceedings of the Dagstuhl Seminar Nº 06141)
BibTeX: Download - Majer M., Ahmadinia A., Bobda C., Teich J.:
A Flexible Reconfiguration Manager for the Erlangen Slot Machine
M. Majer, A. Ahmadinia, C. Bobda and J. Teich (Frankfurt/Main, 16. März 2003 - 16. März 2003)
In: Proceedings of the Dynamically Reconfigurable Systems Workshop (DRS'2006) 2006
BibTeX: Download - Ahmadinia A., Bobda C., Haller T., Linarth AG., Majer M., Teich J.:
Increasing the Flexibility in FPGA-Based Reconfigurable Platforms: The Erlangen Slot Machine
IEEE Conference on Field-Programmable Technology (FPT) (Singapore, 11. Dezember 2005 - 14. Dezember 2005)
In: IEEE 2005 Conference on Field-Programmable Technology 2005
DOI: 10.1109/FPT.2005.1568522
BibTeX: Download - Ahmadinia A., Bobda C., Ding J., Majer M., Teich J.:
Modular Video Streaming on a Reconfigurable Platform
IFIP VLSI-SoC (Perth)
In: IFIP VLSI-SOC 2005 2005
BibTeX: Download - Ahmadinia A., Bobda C., Fekete SP., Majer M., Teich J., Van Der Veen JC.:
DyNoC: A Dynamic Infrastructure for Communication in Dynamically Reconfigurable Devices
International Conference on Field-Programmable Logic and Applications (FPL) (Tampere, 24. August 2005 - 26. August 2005)
In: Proceedings of the International Conference on Field-Programmable Logic and Applications 2005
DOI: 10.1109/FPL.2005.1515715
BibTeX: Download - Ahmadinia A., Bobda C., Fekete SP., Hannig F., Majer M., Teich J., Van Der Veen JC.:
Defragmenting the Module Layout of a Partially Reconfigurable Device
International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA ) (Las Vegas, NV, 27. Juni 2005 - 30. Juni 2005)
In: Proceedings of the International Conference on Engineering of Reconfigurable Systems and Algorithms 2005
BibTeX: Download - Ahmadinia A., Bobda C., Ding J., Fekete SP., Majer M., Teich J., Van Der Veen JC.:
A Practical Approach for Circuit Routing on Dynamic Reconfigurable Devices
16th IEEE International Workshop on Rapid System Prototyping (RSP) (Montreal, 8. Juni 2005 - 10. Juni 2005)
In: Proceedings of the 16th IEEE International Workshop on Rapid System Prototyping 2005
BibTeX: Download - Ahmadinia A., Bobda C., Fekete SP., Haller T., Linarth AG., Majer M., Teich J., Van Der Veen JC.:
The Erlangen Slot Machine: A Highly Flexible FPGA-Based Reconfigurable Platform
13th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (Marriott at Napa Valley, California, 18. April 2005 - 20. April 2005)
In: Proceedings of the 13th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM'05) 2005
DOI: 10.1109/FCCM.2005.63
BibTeX: Download - Ahmadinia A., Bobda C., Majer M., Teich J.:
Packet Routing in Dynamically Changing Networks on Chip
12th Reconfigurable Architectures Workshop (RAW 2005) (Denver, 4. April 2005 - 5. April 2005)
In: 2005 (Hrsg.): Proceedings of the 12th Reconfigurable Architectures Workshop (RAW 2005) 2005
BibTeX: Download - Ahmadinia A., Bobda C., Majer M., Kurapati R., Niyonkuru A.:
Partial Configuration Design and Implementation Challenges on Xilinx Virtex FPGAs
Dynamically Reconfigurable Systems, Self-Organization and Emergence (Innsbruck)
In: System Aspects in Organic and Pervasive Computing - Workshop Proceedings - Dynamically Reconfigurable Systems, Self-Organization and Emergence 2005
BibTeX: Download - Ahmadinia A., Bobda C., Kalte H., Koch D., Teich J.:
FPGA Architecture Extensions for Preemptive Multitasking and Hardware Defragmentation
IEEE International Conference on Field-Programmable Technology (FPT) (Brisbane, 6. Dezember 2004 - 8. Dezember 2004)
In: Proceedings of the 2004 IEEE International Conference on Field-Programmable Technology 2004
BibTeX: Download - Ahmadinia A., Bobda C., Ding J., Teich J.:
Design and Implementation of Reconfigurable Multiple Bus on Chip (RMBoC)
In: Technical Report 02-2004, 2004
BibTeX: Download - Ahmadinia A., Bobda C., Blodget B., Hübner M., Majer M., Niyonkuru A.:
Designing Partial and Dynamically Reconfigurable Applications on Xilinx Virtex-II FPGAs using HandelC
In: Technical Report 03-2004, 2004
BibTeX: Download - Ahmadinia A., Bobda C., Koch D., Majer M., Teich J.:
Task Scheduling for Heterogeneous Reconfigurable Computers
17th Symposium on Integrated Circuits and Systems Design (SBCCI) (Pernambuco, 7. September 2004 - 11. September 2004)
In: Proceedings of the 17th Symposium on Integrated Circuits and Systems Design (SBCCI) 2004
BibTeX: Download - Ahmadinia A., Bobda C., Koch D., Majer M., Teich J.:
A Dynamic NoC Approach for Communication in Reconfigurable Devices
International Conference on Field-Programmable Logic and Applications (FPL) (Antwerp, 30. August 2004 - 1. September 2004)
In: Proceedings of International Conference on Field-Programmable Logic and Applications (FPL), London: 2004
BibTeX: Download - Ahmadinia A.:
Optimization Algorithms for Dynamically Reconfigurable Embedded Systems (Dissertation, 2006)
BibTeX: Download - Ahmadinia A.:
Optimization Algorithms for Dynamic Reconfigurable Embedded Systems
International Conference on Field-Programmable Logic and Applications (FPL) (Antwerp, 30. August 2004 - 1. September 2004)
In: Proceedings of International Conference on Field-Programmable Logic and Applications (FPL) 2004
BibTeX: Download - Ahmadinia A., Bobda C., Fekete SP., Teich J., Van Der Veen JC.:
Optimal Routing-Conscious Dynamic Placement for Reconfigurable Devices
International Conference on Field-Programmable Logic and Applications (FPL) (Antwerp, 30. August 2004 - 1. September 2004)
In: Proceedings of International Conference on Field-Programmable Logic and Applications (FPL), Berlin: 2004
BibTeX: Download - Ahmadinia A., Bobda C., Bednara M., Teich J.:
A New Approach for On-line Placement on Reconfigurable Devices
International Parallel and Distributed Processing Symposium (IPDPS-2004), Reconfigurable Architectures Workshop (RAW-2004), (Santa Fé NM, 26. April 2004 - 30. April 2004)
In: Proc. of the International Parallel and Distributed Processing Symposium (IPDPS-2004), Reconfigurable Architectures Workshop 2004
BibTeX: Download - Ahmadinia A., Bobda C., Danne K., Teich J.:
Generation of Distributed Arithmetic Designs for Reconfigurable Applications
GI/ITG Dynamically Reconfigurable Systems Workshop at the 17th International Conference on Architecture of Computing Systems Organic and Pervasive Computing (Augsburg)
In: GI/ITG Dynamically Reconfigurable Systems Workshop at the 17th International Conference on Architecture of Computing Systems Organic and Pervasive Computing 2004
BibTeX: Download - Ahmadinia A., Bobda C., Teich J.:
A Dynamic Scheduling and Placement Algorithm for Reconfigurable Hardware
17th International Conference on Architecture of Computing Systems (ARCS 2004) (Augsburg, 23. März 2004 - 26. März 2004)
In: Proceedings of 17th International Conference on Architecture of Computing Systems, Lecture Notes in Computer Science, Berlin, Heidelberg: 2004
BibTeX: Download - Ahmadinia A., Bobda C., Danne K., Teich J.:
A New Approach for Reconfigurable Massively Parallel Computers
IEEE International Conference on Field-Programmable Technology, (Tokyo, 15. Dezember 2003 - 17. Dezember 2003)
In: Proceedings of the IEEE International Conference on Field-Programmable Technology 2003
DOI: 10.1109/FPT.2003.1275784
BibTeX: Download - Ahmadinia A., Bobda C., Teich J.:
Temporal Task Clustering for Online Placement on Reconfigurable Hardware
IEEE International Conference on Field-Programmable Technology, (Tokyo, Japan,, 15. Dezember 2003 - 17. Dezember 2003)
In: Proceedings of the IEEE International Conference on Field-Programmable Technology 2003
BibTeX: Download - Ahmadinia A., Teich J.:
Speeding up Online Placement for XILINX FPGAs by Reducing Configuration Overhead
IFIP International Conference on VLSI-SOC, (Darmstadt, 1. Dezember 2003 - 3. Dezember 2003)
In: Proceedings of the IFIP International Conference on VLSI-SOC 2003
BibTeX: Download