Security Concepts for PSoCs
In einem einjährigen Pilotprojekt mit der Schaeffler AG wurde ein Prototyp auf der Basis einer rekonfigurierbaren, FPGA-basierten System-on-a-Chip (SoC)-Plattform entwickelt. Zur Ermöglichung eines breiten Einsatzgebietes ist die Plattform modular Aufgebaut und kann durch I/O-Karten bedarfsgerecht auf das jeweilige Einsatzgebiet zugeschnitten werden. Durch die Kombination eines PSoC-Systems mit den modularen I/O-Karten eignet sich die Plattform hervorragend, um auf Anforderungen bezüglich Hardware und Software auch in Zukunft flexibel reagieren zu können.
Durch die geplante Vernetzung einzelner Plattformen als IoT-Knoten sollen nun geeignete Sicherheitskonzepte zum Schutz der aufgezeichneten und analysierten Daten und deren Transport entwickelt werden. Weiterhin sollen das Laden von Konfigurationen und auch Updates und Upgrades sicher und geschützt durchführbar sein.
Im Rahmen dieses von SHARE at FAU geförderten zweijährigen Projektes sollen daher wichtige Grundlagen zu allen Aspekten der Sicherheit zentraler Services, insb. am Beispiel des im Pilotprojekt betrachteten Prototyps erforscht werden.
Publikationen
- Streit FJ., Fritz F., Becher A., Wildermann S., Werner S., Schmidt-Korth M., Pschyklenk M., Teich J.:
Secure Boot from Non-Volatile Memory for Programmable SoC-Architectures
International Symposium on Hardware Oriented Security and Trust (HOST) (San José, USA, 7. Dezember 2020 - 11. Dezember 2020)
In: IEEE Proceedings of the 13th International Symposium on Hardware Oriented Security and Trust 2020
DOI: 10.1109/HOST45689.2020.9300126
BibTeX: Download - Plagwitz P., Streit FJ., Becher A., Wildermann S., Teich J.:
Compiler-Based High-Level Synthesis of Application-Specific Processors on FPGAs
International Conference on ReConFigurable Computing and FPGAs (ReConFig) (Cancún, Mexico, 9. Dezember 2019 - 11. Dezember 2019)
In: IEEE Proceedings of the 14th International Conference on ReConFigurable Computing and FPGAs 2019
DOI: 10.1109/ReConFig48160.2019.8994778
BibTeX: Download - Streit FJ., Letras M., Wildermann S., Hackenberg B., Falk J., Becher A., Teich J.:
Model-Based Design Automation of Hardware/Software Co-Designs for Xilinx Zynq PSoCs
International Conference on Reconfigurable Computing and FPGAs (ReConFig) (Cancún, Mexico, 3. Dezember 2018 - 5. Dezember 2018)
In: IEEE Proceedings of the 13th International Conference on ReConFigurable Computing and FPGAs 2018
DOI: 10.1109/RECONFIG.2018.8641736
BibTeX: Download - Streit FJ., Wildermann S., Pschyklenk M., Teich J.:
Providing Tamper-Secure SoC Updates through Reconfigurable Hardware
International Symposium on Applied Reconfigurable Computing (ARC) (Rennes, France, 29. Juni 2021 - 1. Juli 2021)
In: Springer Proceedings of the 17th International Symposium on Applied Reconfigurable Computing 2021
DOI: 10.1007/978-3-030-79025-7_17
BibTeX: Download - Streit FJ., Wituschek S., Pschyklenk M., Becher A., Lechner M., Wildermann S., Pitz I., Merklein M., Teich J.:
Data acquisition and control at the edge: a hardware/software-reconfigurable approach
In: Production Engineering 14 (2020), S. 365-371
ISSN: 0944-6524
DOI: 10.1007/s11740-020-00964-x
BibTeX: Download - Streit FJ., Krüger P., Becher A., Schlumberger J., Wildermann S., Teich J.:
CHOICE – A Tunable PUF-Design for FPGAs
International Conference on Field-Programmable Logic and Applications (FPL) (Dresden, Germany, 30. August 2021 - 3. September 2021)
In: IEEE Proceedings of the 31th International Conference on Field Programmable Logic and Applications 2021
DOI: 10.1109/FPL53798.2021.00015
BibTeX: Download - Streit FJ., Krüger P., Becher A., Wildermann S., Teich J.:
Design and Evaluation of a Tunable PUF Architecture for FPGAs
International Conference on Field-Programmable Technology (FPT) (Auckland, New Zealand, 6. Dezember 2021 - 10. Dezember 2021)
In: IEEE Proceedings of the 20th International Conference on Field-Programmable Technology 2021
DOI: 10.1109/ICFPT52863.2021
BibTeX: Download - Streit FJ., Krüger P., Becher A., Wildermann S., Teich J.:
Design and Evaluation of a Tunable PUF Architecture for FPGAs
In: ACM Transactions on Reconfigurable Technology and Systems 15 (2021), S. 1-27
ISSN: 1936-7406
DOI: 10.1145/3491237
BibTeX: Download