Seiteninterne Suche

Lehre

Parallele Systeme

Dozenten:

Prof. Dr.-Ing. J. Teich, Dr.-Ing. F. Hannig

Modulbeschreibung:

Parallele Systeme (VU) und
Parallele Systeme mit erweiterter Übung (VEU)

Umfang/Stunden:

V2 + Ü2 (zusammen 5 ECTS), mit erweiterter Übung (7,5 ECTS)

Ort und Zeit der Vorlesung:

Dienstag, 12:15 – 13:45, Raum 01.255-128

Anmeldung über StudOn

Ort und Zeit der Übungen:

Donnerstag, 14:15 – 15:45 Uhr, Raum 02.133-128 (Christian Schmitt)

Donnerstag, 16:15 – 17:45 Uhr, Raum 01.255-128 (Michael Witterauf)

Ort und Zeit der erweiterten Übungen:

1. erweiterte Übung:

Dienstag, 30.05.2017, 9:00 – 12:15 Uhr, Raum 02.133-128 oder
Mittwoch, 31.05.2017, 14:00 – 17:15 Uhr, Raum 02.133-128

2. erweiterte Übung:

Dienstag, 27.06.2017, 9:00 – 12:15 Uhr, Raum 02.133-128 oder
Mittwoch, 28.06.2017, 14:00 – 17:15 Uhr, Raum 02.133-128

3. erweiterte Übung:

Dienstag, 18.07.2017, 9:00 – 12:15 Uhr, Raum 02.133-128 oder
Mittwoch, 19.07.2017, 14:00 – 17:15 Uhr, Raum 02.133-128

Unterlagen (Folien, Übungen, sonstige Dateien):

Alle Unterlagen zur Vorlesung, Übung und erweiterten Übung finden sich in StudOn.

Ankündigungen

  • Einsichtnahme in die Klausur
    Die Einsichtnahme in die Klausur vom 04.08.2017 wird am 25.09.2017 von 13:00 Uhr bis 13:30 Uhr in Raum 02.142-128 (Lehrstuhl für Informatik 12, Cauerstr. 11) stattfinden. 
  • Übungen am 27.07.17
    Die Übungen am Donnerstag, den 27.07.2017, entfallen.
  • 1. erweiterte Übung
    Die Terminfindung hat ergeben, dass die 1. erweiterte Übung sowohl am Dienstag, den 30.05.2017, von 9:00 bis 12:15, als auch am Mittwoch, den 31.05.2017, von 14:00 bis 17:15 im Raum 02.133-128 stattfindet. Es ist nur der Besuch eines der beiden Termine erforderlich.Die 2. und 3. erweiterte Übung finden entsprechend in den Kalenderwochen 26 und 29 statt.
  • Begin der Vorlesung
    Die erste Vorlesung findet am 25. April 2017 statt.
  • Beginn des Übungsbetriebs
    Der Übungsbetrieb beginnt in der zweiten Vorlesungswoche, d.h. das erste Übungsblatt wird am 04. Mai 2017 besprochen.

Zielsetzung:

Schwerpunkt der Vorlesung ist die Vermittlung von Grundlagen der parallelen Datenverarbeitung.

Inhalt:

Selbst unser PC erlaubt bereits ein hohes Maß an nebenläufiger Verarbeitung von Daten. Die effiziente Ausnutzung von Parallelität bedarf allerdings mehr als nur mehrerer Prozessoren; insbesondere muss das zu lösende Problem Parallelverarbeitung erlauben. Beschrieben werden Eigenschaften unterschiedlicher paralleler Rechnerarchitekturen und Metriken zu deren Beurteilung. Weiterhin werden Modelle und Sprachen zum Programmieren paralleler Rechner eingeführt. Neben der Programmierung von allgemeinen Parallelrechnern werden Entwurfsmethoden (CAD) vorgestellt, wie man ausgehend von einer algorithmischen Problemstellung ein massiv paralleles Rechenfeld in VLSI herleiten kann, das genau dieses Problem optimal parallel berechnet. Solche Schaltungen spielen auf der Bit- bzw. Wortebene (Arithmetik) sowie bei Problemen der Signal- und Bildverarbeitung (z.B. Filter) eine dominante Rolle.Im Einzelnen werden behandelt:

  1. Theorie der Parallelität (parallele Computermodelle, parallele Spezifikationsformen und -sprachen, Performanzmodelle und -berechnung)
  2. Klassifikation paralleler und skalierbarer Rechnerarchitekturen (Multiprozessoren und Multicomputer, Vektorrechner, Datenflussmaschinen, VLSI-Rechenfelder)
  3. Programmierbare System-on-Chip (SoC) Architekturen
  4. Programmierung paralleler Rechner (Sprachen und Modelle, Entwurfsmethoden und Compiler, Optimierung)
  5. Massive Parallelität: Vom Algorithmus zur Schaltung

Theoretische und praktische Übungen mit rechnergestützten Werkzeugen vertiefen das Wissen.

Vertiefende Literatur:

  • Kai Hwang, „Advanced Computer Architecture: Parallelism, Scalability, Programmability“
  • Michael Wolfe, „High Performance Compilers for Parallel Computing“
  • Alain Darte, Yves P. Robert, Frederic Vivien, „Scheduling and Automatic Parallelization“
  • Utpal Banerjee, „Loop Parallelization (VLSI, Computer Architecture and Digital Signal Processing)“
  • S. Y Kung, „VLSI Array Processors“