DI-EDAI
Open-Source-Designwerkzeuge für den gekoppelten Entwurf von KI-Algorithmen und KI-Chips
Motivation
Das Chipdesign ist der wesentliche Schritt, um Mikroelektronik für spezifische Produkte und Anwendungen zu entwerfen. Über Kompetenz im Chipdesign lässt sich die Innovations- und Wettbewerbsfähigkeit Deutschlands stärken und ein Zugewinn an technologischer Souveränität in Europa erzielen. Um dieses Potenzial zu heben, soll das deutsche und europäische Chipdesign-Ökosystem ausgebaut werden. Dazu hat das BMBF die Designinitiative Mikroelektronik mit vier Schwerpunkten gestartet: ein starkes Netzwerk als zentrale Austauschplattform, Aus- und Weiterbildung von Talenten und Fachkräften, Forschungsprojekte zur Stärkung der Design-Fähigkeiten und der Ausbau von Forschungsstrukturen.
Projektziele
Ziel des Verbundprojekts ist die Entwicklung moderner KI-Chips, die in ihrem Entwurf besonders auf Sicherheit, Vertrauenswürdigkeit und Energieeffizienz in verschiedenen Anwendungsszenarien ausgerichtet sind. Ein weiteres Ziel ist die Implementierung eines nahtlosen Übergangs von softwarebasierter KI-Algorithmenentwicklung zu einer effizienten Hardwareimplementierung. Im Fokus steht dabei die enge Verknüpfung von KI und Hardware im Entwurfsprozess sowie die Entwicklung verschiedener KI-Beschleuniger und entsprechender Architekturen. Am Ende soll eine automatisierte Entwurfsmethodik stehen, die von der KI-Software bis zur KI-Hardware reicht.
Der Schwerpunkt unseres Lehrstuhls im Rahmen von DI-EDAI liegt insbesondere auf der Entwicklung eines Co-Exploration-Ansatzes, der sowohl neuronale Netzwerkmodelle als auch zugehörige KI-spezifische Mikroprozessorerweiterungen unter Berücksichtigung nichtfunktionaler Anforderungen (z. B. Kosten, Geschwindigkeit, Genauigkeit, Energie, Sicherheit) optimiert. Die Ergebnisse in Form von Hardware-Blöcken und EDA-Software sollen quelloffen veröffentlicht werden, um hierdurch zur Schaffung eines Ökosystems für den Entwurf nachhaltiger und transparenter KI-Systeme beizutragen.
Das Chipdesign ist der wesentliche Schritt, um Mikroelektronik für spezifische Produkte und Anwendungen zu entwerfen. Über Kompetenz im Chipdesign lässt sich die Innovations- und Wettbewerbsfähigkeit Deutschlands stärken und ein Zugewinn an technologischer Souveränität in Europa erzielen. Um dieses Potenzial zu heben, soll das deutsche und europäische Chipdesign-Ökosystem ausgebaut werden. Dazu hat das BMBF die Designinitiative Mikroelektronik mit vier Schwerpunkten gestartet: ein starkes Netzwerk als zentrale Austauschplattform, Aus- und Weiterbildung von Talenten und Fachkräften, Forschungsprojekte zur Stärkung der Design-Fähigkeiten und der Ausbau von Forschungsstrukturen.
Projektziele
Ziel des Verbundprojekts ist die Entwicklung moderner KI-Chips, die in ihrem Entwurf besonders auf Sicherheit, Vertrauenswürdigkeit und Energieeffizienz in verschiedenen Anwendungsszenarien ausgerichtet sind. Ein weiteres Ziel ist die Implementierung eines nahtlosen Übergangs von softwarebasierter KI-Algorithmenentwicklung zu einer effizienten Hardwareimplementierung. Im Fokus steht dabei die enge Verknüpfung von KI und Hardware im Entwurfsprozess sowie die Entwicklung verschiedener KI-Beschleuniger und entsprechender Architekturen. Am Ende soll eine automatisierte Entwurfsmethodik stehen, die von der KI-Software bis zur KI-Hardware reicht.
Der Schwerpunkt unseres Lehrstuhls im Rahmen von DI-EDAI liegt insbesondere auf der Entwicklung eines Co-Exploration-Ansatzes, der sowohl neuronale Netzwerkmodelle als auch zugehörige KI-spezifische Mikroprozessorerweiterungen unter Berücksichtigung nichtfunktionaler Anforderungen (z. B. Kosten, Geschwindigkeit, Genauigkeit, Energie, Sicherheit) optimiert. Die Ergebnisse in Form von Hardware-Blöcken und EDA-Software sollen quelloffen veröffentlicht werden, um hierdurch zur Schaffung eines Ökosystems für den Entwurf nachhaltiger und transparenter KI-Systeme beizutragen.
Publikationen
- , , , , :
Hardware/Software Co-Design of RISC-V Extensions for Accelerating Sparse DNNs on FPGAs
International Conference on Field Programmable Technology (FPT) (Sydney, Australia, 10. Dezember 2024 - 12. Dezember 2024)
In: IEEE (Hrsg.): Proceedings of International Conference on Field Programmable Technology (FPT) 2024
DOI: 10.1109/ICFPT64416.2024.11113397
BibTeX: Download - , , , , , , , :
Multi-Partner Project: Open-source Design Tools for Co-development of AI Algorithms and AI Chips
Design, Automation and Test in Europe Conference 2025 (Lyon, 31. März 2025 - 2. April 2025)
BibTeX: Download - , , , , , , , , , , , , , , , , , , , , , , , , , , :
Special Session – Hardware-Software Co-Design for Machine Learning Systems Made Open-Source
International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS) (Taipei, 28. September 2025 - 3. Oktober 2025)
In: ACM (Hrsg.): Proceedings of the International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS) 2025
BibTeX: Download - , , , :
Design of Machine Learning Accelerators as RISC-V Extensions using an Open Source Tool Flow
International Conference on Computer Aided Design (ICCAD) (Munich, 26. Oktober 2025 - 30. Oktober 2025)
In: IEEE (Hrsg.): Proceedings of the International Conference on Computer Aided Design (ICCAD) 2025
DOI: 10.1109/ICCAD66269.2025.11240834
URL: https://ieeexplore.ieee.org/document/11240834
BibTeX: Download - , , , :
Beyond BNNs: Design and Acceleration of Sub-Bit Neural Networks using RISC-V Custom Functional Units
In: CASES: International Conference on Compilers, Architectures, and Synthesis for Embedded Systems 2025
BibTeX: Download
Kontakt
PD Dr.-Ing. Frank Hannig
- Telefon: +49 9131 85-25153
- E-Mail: frank.hannig@fau.de
Prof. Dr.-Ing. Jürgen Teich
- Telefon: +49 9131 85-25150
- E-Mail: juergen.teich@fau.de