Dipl.-Inf. Michael Witterauf
Forschungsgebiete
- Compilerentwurf
- Hardwaredesign
- Polyedermodell
- Hardwaresimulation
Sonstige Interessen
- LATEX
- Modernes C++ (C++11/14/17)
- Testen von Software und Hardware
- Linguistik (insbesondere bzgl. Deutsch, Englisch, Japanisch)
Parallele Systeme
Die folgenden Folien sind von mir selbst als Unterstützung für die jährlich stattfindende Übung zu Parallele Systeme erstellt worden und eignen sich deshalb nicht als alleinige Vorbereitung auf die Prüfung.
Übung 1: Performanzmaße, PRAM-Modell, Klassifizierung von Parallelrechnern | 5. Mai 2017 | |
Übung 2: Abhängigkeiten, Abhängigkeitsgraph, Bernstein-Bedingungen | 19. Mai 2017 | |
Übung 3: Netzwerkcharakteristika, Routing | 6. Juli 2017 | |
Übung 4: Performanz, Speedup | 6. Juli 2017 | |
Übung 5: Workload-Balancierung, Leistungsbewertung, Whetstone-Benchmark | 6. Juli 2017 | |
Übung 6: Routing in dynamischen Netzwerken | 6. Juli 2017 | |
Übung 7: Systems-on-Chip (SoCs) | 6. Juli 2017 | – |
Übung 8: Regelmäßige Schaltungen | 6. Juli 2017 | |
Übung 9: Regelmäßige Schaltungen II | 23. Juli 2017 | |
Übung 10: Regelmäßige Algorithmen, Schleifentransformationen | 23. Juli 2017 |
Grundlagen der Technischen Informatik
Die Übung zu den Grundlagen der Technischen Informatik wurde maßgeblich von mir mitgestaltet und illustriert das in der Vorlesung erworbene Wissen. Ein Beispiel dafür ist die Diskretisierung von Signalen, die im Folgenden an einem Beispielbild demonstriert wird. Durch Betätigen der beschrifteten Buttons lässt sich die Granularität der Abtastung (zeitliche Diskretisierung) und Quantisierung (Wertdiskretisierung) beeinflussen, um ein Gefühl für notwendige Bitbreiten zu bekommen. Konkret sind bei Bildern mit Abtastung die horizontale und vertikale Auflösung (hier beide gleich) und mit Quantisierung die Anzahl der Farben pro Farbkanal (also rot, grün, blau) gemeint.
Interessant ist zum Beispiel die Kombination einer Abtastung von 64 und einer Quantisierung von 2, da sie einen „GameBoy-artigen“ Look erzeugt. Die beiden Werte lassen sich wie folgt erklären: 64 ist die Anzahl der Schritte pro Zeile, mit denen das Bild abgetastet wird, sowie die Anzahl der Zeilen, mit denen das Bild abgetastet wird. Effektiv entsteht also ein 64×64-Pixel-Bild, das hier aber vergrößert dargestellt wird, um einen direkten Vergleich mit dem Original zu ermöglichen. 2 ist die Anzahl der Farben pro Kanal; die ursprünglichen Farben des Bildes (also der Wertebereich) werden auf lediglich 8 unterschiedliche Farben abgebildet. In dieser Diskretisierung benötigt das Bild gerade einmal 64*64*3 Bits, also etwa 1,5kB. Weil vor 20 bis 30 Jahren Speicher noch sehr teuer war, erklärt dies natürlich, wieso solche Formate damals oft, wie zum Beispiel beim GameBoy, verwendet wurden.
Weitere Informationen
seit April 2014 | Wissenschaftlicher Mitarbeiter am Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design), Friedrich-Alexander-Universität Erlangen-Nürnberg |
2009 – 2013 | Informatik- und Japanologiestudium an der Friedrich-Alexander-Universität Erlangen-Nürnberg |
2008 – 2009 | Auslandsjahr an der Kansai University, Osaka, Japan |
2004 – 2008 | Informatik- und Japanologiestudium an der Friedrich-Alexander-Universität Erlangen-Nürnberg |
1984 | Geboren in München |
SS 2017 | |
WS 2016/2017 | |
SS 2016 | |
WS 2015/2016 | |
SS 2015 | |
WS 2014/2015 | |
SS 2014 |
Publikationen
2021
Aarith: An Arbitrary Precision Number Library
ACM/SIGAPP Symposium On Applied Computing (virtual conference, 22. März 2021 - 26. November 2020)
DOI: 10.1145/3412841.3442085
BibTeX: Download
, , , , :
2020
Anytime Floating-Point Addition and Multiplication – Concepts and Implementations
Conference on Application-specific Systems, Architectures and Processors (ASAP 2020) (Manchester, U.K., 6. Juli 2020 - 8. Juli 2020)
In: Proceedings of the 31st IEEE International Conference on Application-specific Systems, Architectures and Processors 2020
DOI: 10.1109/ASAP49362.2020.00034
BibTeX: Download
, , , :
Real-time Scheduling of I/O Transfers for Massively Parallel Processor Arrays
18th ACM-IEEE International Conference on Formal Methods and Models for System Design, MEMOCODE 2020 (Jaipur, India, 2. Dezember 2020 - 4. Dezember 2020)
In: Proceedings of the 18th ACM-IEEE International Conference on Formal Methods and Models for System Design (MEMOCODE) 2020
DOI: 10.1109/MEMOCODE51338.2020.9315179
BibTeX: Download
, , :
2019
Anytime Instructions for Programmable Accuracy Floating-Point Arithmetic
ACM International Conference on Computing Frontiers 2019 (Alghero, Sardinia, 30. April 2019 - 2. Mai 2019)
DOI: 10.1145/3310273.3322833
BibTeX: Download
, , , :
*-Predictable MPSoC Execution of Real-Time Control Applications Using Invasive Computing
In: Concurrency and Computation-Practice & Experience (2019)
ISSN: 1532-0626
DOI: 10.1002/cpe.5149
BibTeX: Download
, , , , , :
Efficient Mapping of CNNs onto Tightly Coupled Processor Arrays
In: Journal of Computers 14 (2019), S. 541-556
ISSN: 1796-203X
DOI: 10.17706/jcp.14.8.541-556
BibTeX: Download
, , , :
Polyhedral Fragments: An Efficient Representation for Symbolically Generating Code for Processor Arrays
International Conference on Formal Methods and Models for System Design (MEMOCODE) (San Diego, 9. Oktober 2019 - 11. Oktober 2019)
In: Proceedings of the International Conference on Formal Methods and Models for System Design (MEMOCODE) 2019
BibTeX: Download
, , :
2018
Invasive Computing for Predictability of Multiple Non-functional Properties: A Cyber-Physical System Case Study
29th Annual IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP) (Milan, Italy, 10. Juli 2018 - 12. Juli 2018)
DOI: 10.1109/ASAP.2018.8445109
URL: https://ieeexplore.ieee.org/abstract/document/8445109/
BibTeX: Download
, , , , , :
Run-time Requirement Enforcement for Loop Programs on Processor Arrays
16th ACM-IEEE International Conference on Formal Methods and Models for System Design (MEMOCODE) (Peking, 15. Oktober 2018 - 17. Oktober 2018)
In: ACM, IEEE (Hrsg.): Proceedings of the 16th ACM-IEEE International Conference on Formal Methods and Models for System Design (MEMOCODE) 2018
DOI: 10.1109/MEMCOD.2018.8556911
BibTeX: Download
, :
2017
Symbolic Multi-Level Loop Mapping of Loop Programs for Massively Parallel Processor Arrays
In: ACM Transactions on Embedded Computing Systems 17 (2017), S. 31:1-31:27
ISSN: 1539-9087
DOI: 10.1145/3092952
BibTeX: Download
, , , :
Constructing Fast and Cycle-Accurate Simulators for Configurable Accelerators Using C++ Templates
Symposium on Rapid System Prototyping (Seoul, South Korea, 19. Oktober 2017 - 20. Oktober 2017)
In: Proceedings of the Symposium on Rapid System Prototyping 2017
BibTeX: Download
, , :
2016
Providing Fault Tolerance Through Invasive Computing
In: it - Information Technology 58 (2016), S. 309-238
ISSN: 1611-2776
BibTeX: Download
, , , , , , , , :
LoopInvader: A Compiler for Tightly Coupled Processor Arrays
Design, Automation and Test in Europe (DATE) (Dresden, 14. März 2016 - 18. März 2016)
In: Tool presentation at the University Booth 2016
URL: https://www.date-conference.com/system/files/file/date16/ubooth/37913.pdf
BibTeX: Download
, , , , , :
Modulo Scheduling of Symbolically Tiled Loops for Tightly Coupled Processor Arrays
IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP) (London, 6. Juli 2016 - 8. Juli 2016)
In: Proceedings of the 27th IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP) 2016
BibTeX: Download
, , , :
2015
A co-design approach for fault-tolerant loop execution on Coarse-Grained Reconfigurable Arrays
NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2015 (Montreal, 15. Juni 2016 - 18. Juni 2015)
In: Proceedings of the 2015 NASA/ESA Conference on Adaptive Hardware and Systems 2015
DOI: 10.1109/AHS.2015.7231157
BibTeX: Download
, , , , , , :
Symbolic loop parallelization for balancing I/O and memory accesses on processor arrays
ACM/IEEE International Conference on Formal Methods and Models for Codesign, MEMOCODE 2015 (Austin, 21. September 2015 - 23. September 2015)
In: Proceedings of the 13th ACM-IEEE International Conference on Formal Methods and Models for System Design (MEMOCODE) 2015
DOI: 10.1109/MEMCOD.2015.7340486
BibTeX: Download
, , , :
On-demand fault-tolerant loop processing on massively parallel processor arrays
26th IEEE International Conference on Application-Specific Systems, Architectures and Processors, ASAP 2015 (Toronto, 27. Juli 2015 - 29. Juli 2015)
In: In Proceedings of the 26th IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP) 2015
DOI: 10.1109/ASAP.2015.7245734
BibTeX: Download
, , , , :
Techniques for on-demand structural redundancy for massively parallel processor arrays
In: Journal of Systems Architecture 61 (2015), S. 615-627
ISSN: 1383-7621
DOI: 10.1016/j.sysarc.2015.10.004
BibTeX: Download
, , , , , :
Adaptive Fault Tolerance in Tightly Coupled Processor Arrays with Invasive Computing
11th International Summer School on Advanced Computer Architecture and Compilation for High-Performance and Embedded Systems (ACACES) (Fiuggi, 12. Juli 2015 - 18. Juli 2015)
In: Proceedings of the 11th International Summer School on Advanced Computer Architecture and Compilation for High-Performance and Embedded Systems (ACACES) 2015
BibTeX: Download
, , , :
Adaptive fault tolerance through invasive computing
NASA/ESA Conference on Adaptive Hardware and Systems, AHS 2015 (Montreal, 15. Juni 2016 - 18. Juni 2015)
In: Proceedings of the 2015 NASA/ESA Conference on Adaptive Hardware and Systems 2015
DOI: 10.1109/AHS.2015.7231155
BibTeX: Download
, , , , , :
2014
Symbolic inner loop parallelisation for massively parallel processor arrays
12th ACM/IEEE International Conference on Methods and Models for System Design, MEMOCODE 2014 (Lausanne, 19. Oktober 2014 - 21. Oktober 2014)
In: Proceedings of the 12th ACM-IEEE International Conference on Formal Methods and Models for System Design (MEMOCODE) 2014
DOI: 10.1109/MEMCOD.2014.6961865
BibTeX: Download
, , , :